2026年9月1日，上海合见工业软件集团股份有限公司（简称“合见工软”）在由EDA2主办的2026 IDAS设计自动化产业峰会期间，召开了“2026合见工软年度新产品发布会”，会上合见工软发布多领域创新产品，包括：国产首个Agentic EDA智能体战略体系、国内首款三维芯片物理设计工具、国产先进工艺节点收敛工具等多款突破性EDA自研新品和成果，填补国产EDA在商用级3DIC物理设计及多款EDA智能体等方面的空白，为本土 EDA 产业实现跨越式发展筑牢坚实支撑。
坚守年度迭代的创新节奏，合见工软每一年都会推出具有变革意义的国产EDA产品，用不间断的产品革新印证自研实力，以恒久初心助力国内半导体产业稳步前行。截止目前，合见工软以六年近50款产品的创新速度，对标国际标杆水平的技术实力，产品获得国内众多芯片企业的广泛部署，核心产品的领先市场占有率，引领了中国EDA企业发展与生态建设的新态势。
此次发布的下一代EDA创新矩阵，合见工软聚焦两大前沿领域：第一，Agentic EDA智能体战略体系，将产品全部纳入智能体战略，并发布了多个智能体，覆盖数字验证全流程、DFT、PCB系统级工具；第二，原生重构三维物理设计工具，将数字后端设计演进至针对单元级3D设计的全新阶段，专为国产先进工艺节点，为释放逻辑折叠技术潜力提供关键工具支撑。两大核心领域同步实现架构级创新迭代，打破了传统 EDA 工具层层堆砌、补丁扩展的固有模式，走出了全新的技术突破路径，是国产EDA技术创新的重大进展，具备与国际一线头部厂商同台竞技、代际对齐的核心实力。
本届 IDAS 设计自动化产业峰会上同步揭晓了第三届“中国芯”EDA专项奖获奖名单，合见工软国产自研下一代全功能高性能数字仿真器UniVista Simulator Plus (UVS+)斩获第三届“中国芯”EDA专项金口碑产品奖。金口碑产品奖立足于市场应用成效与用户真实评价，既是产业界对产品落地表现与市场口碑的高度肯定，也充分印证UVS+产品在大量芯片项目实战中收获的广泛用户信赖，彰显公司产品经过市场淬炼的综合实力与以客户价值为导向的迭代能力。
依托长期持续的自研迭代与全链条产品布局，合见工软构筑起国内独有的EDA+IP完整服务能力，实现了数字设计、可测性设计、先进工艺后端设计及高速互联IP和系统级EDA的全域覆盖。这一完备的产业布局，弥补了本土EDA产业碎片化短板，为国内芯片设计产业提供了一体化国产化解决方案，持续推动国内半导体设计自动化产业的自主化、高端化升级。
合见工软正式发布Agentic EDA智能体战略核心产品——国内首款专用于数字芯片验证全流程的 EDA 智能体套件，首次发布包括四大专家级数字验证EDA Agent，包括软件仿真、验证调试、回归测试管理、硬件仿真与 FPGA 原型验证智能体。
合见工软CTO贺培鑫表示：“生成式AI正快速重塑芯片设计的生产范式，但AI赋能EDA的核心价值，并非依靠模型直接宣告任务完成，而是构建起验证目标、专家工程方法论、工具真实运行反馈与可回溯证据链的完整业务闭环。”
合见工软数字验证全流程EDA工具自面世以来，已经过百万量级客户项目用例打磨淬炼和持续迭代优化，并得到了国内头部客户的认可，积累了丰富的行业经验。
合见工软推出AI赋能的MBIST全流程平台UniVista Tespert AIMBIST，覆盖设计规划、IP 插入、测试诊断、量产良率分析全链路；AI原生电子系统设计平台UniVista Archer AI+，完成UniVista Archer系列产品AI能力迭代。
合见工软正式发布国内首款三维芯片物理设计工具UniVista 3DIC Designer，专为国产先进工艺节点打造，不仅可全面适配逻辑折叠与韬定律技术路线，并凭借底层自研真三维布局算法，打开全新的性能和密度提升空间。该工具的推出一举打破了国内商用级3DIC物理设计工具空白，为AI等算力芯片提供自主可控的三维设计底座。
UniVista 3DIC Designer是创新的3D全流程设计平台，其聚焦电路逻辑空间折叠实现，彻底打破了传统2D芯片设计在性能、功耗、面积上的物理限制，聚焦于2-die/3-die逻辑折叠、多裸片异构堆叠等前沿架构。
当前主流的3D封装EDA解决方案均为针对2.5D的传统平面工具扩展而来，仅能完成粗粒度芯粒分层堆叠，主要面向芯粒、中介层、硅桥、HBM 集成，面向逻辑折叠所需要的单元级原生3D全局协同工具仍处于早期原型阶段。合见工软此次推出的UniVista 3DIC Designer，是国内首款自主知识产权的基于原生三维重构的创新EDA工具，引领国内 EDA 迈入单元级原生3D设计的全新阶段，为释放逻辑折叠技术潜力提供关键工具支撑。
贺培鑫表示：“UniVista 3DIC Designer突破传统粗粒度芯粒堆叠的局限，实现单元级跨裸片全局协同优化。我们希望依托这套自主工具，充分支撑起国产大算力芯片在PPA、设计规模、热稳定性上实现突破，摆脱传统芯片几何缩微的技术瓶颈，在更高维度实现国产EDA的范式跃迁。”
合见工软发布国产先进工艺节点收敛工具UniVista NodeClosure，围绕人工智能、HPC 等高性能芯片的严苛需求，采用物理感知增量优化架构，打破传统工具瓶颈、大幅减少迭代次数，既能帮助设计团队在紧凑周期内完成高质量设计收敛，还可深度赋能国产晶圆厂，高效落地各类定制化设计规则，显著提升芯片量产良率。
ECO是数字芯片后端物理设计的核心环节，也是流片交付必不可少的工具。在布局布线完成、时序与版图基本收敛、临近流片时，它无需重启综合、布局布线完整流程，采用局部微创方式修复时序违例、逻辑缺陷、物理规则问题，以短周期、低改动风险完成芯片收尾优化，避免全流程返工造成时间与成本损失，保障版图达到流片要求。
贺培鑫表示：“UniVista NodeClosure作为连接设计端与制造端的关键桥梁，它精准聚焦国产先进工艺专属的DRC约束，提供卓越的自动修复能力，彻底打通了设计公司使用海外主流后端流程与国产先进晶圆厂工艺规则之间的断层。NodeClosure不仅帮助设计公司在不改变现有海外工具链的前提下，平滑、无缝地迁移至国产先进工艺，更凭借独特的‘时序+DRC协同修复’技术与高速的运行性能，大幅压缩ECO迭代轮次，显著提升整体生产力。”